DIALOG(R)File 352:Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv.

012642341 **Image available** WPI Acc No: 1999-448446/199938

XRPX Acc No: N99-334932

Latch circuit of active matrix type liquid crystal display device drive circuit - compares sampling period of sampling pulse based on which latching of non-sampled pulses is carried out

Patent Assignee: SONY CORP (SONY)

Inventor: MAEKAWA T

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	٠.
JP 11184440	A	19990709	JP 97356577	Α	19971225	199938	B
KR 99063416	Α	19990726	KR 9858164	A	19981224	200043	
US 6275210	B 1	20010814	US 98189790	Α	19981112	200148	

Priority Applications (No Type Date): JP 97356577 A 19971225

Patent Details:

Patent No	Kind L	an Pg	Main IPC	Filing Notes
JP 11184440	Α	9	G09G-003/36	J
KR 99063416	Α		G09G-003/36	٠.
US 6275210	B1		Ġ09G-003/36	

Abstract (Basic): JP 11184440 A

NOVELTY - The data latch circuit has PMOS circuit (34) which has predetermined comparison voltage stored in it. The comparator (31) compares sampling period by sampling pulse with PMOS circuit and the latch module (32) latches the non-sampling period of sampling pulse output by comparator. The latch module (33) gives output enable pulse to the data latched by latch module (32).

USE - For liquid crystal display device drive circuit.

ADVANTAGE - As latch circuit can perform latching operation with low circuit voltage, power consumption is attained.

DESCRIPTION OF DRAWING(S) - The figure shows circuit diagram of drive circuit. (31) Comparator; (32,33) Latch modules; (34) PMOS circuit.

Dwg.3/9

Title Terms: LATCH; CIRCUIT; ACTIVE; MATRIX; TYPE; LIQUID; CRYSTAL; DISPLAY; DEVICE; DRIVE; CIRCUIT; COMPARE; SAMPLE; PERIOD; SAMPLE; PULSE; BASED; LATCH; NON; SAMPLE; PULSE; CARRY

Derwent Class: P81; P85; U14

International Patent Class (Main): G09G-003/36

International Patent Class (Additional): G02F-001/133

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

06242866 **Image available** DRIVING CIRCUIT FOR LIQUID DRYSTAL DISPLAY DEVICE

PUB. NO.:

11-184440 [JP 11184440

PUBLISHED:

July 09, 1999 (19990709)

INVENTOR(s):

MAEKAWA TOSHIICHI

APPLICANT(s): SONY CORP

APPL. NO.:

09-356577 [JP 97356577]

FILED:

December 25, 1997 (19971225)

INTL CLASS:

G09G-003/36; G02F-001/133

ABSTRACT

PROBLEM TO BE SOLVED: To make a plan to realize low power consumption for a liquid crystal display device.

SOLUTION: In the data latchiing circuit of a liquid crystal driving circuit, digital input data data are compared with a comparison reference voltage ref in the sampling period of a sampling pulse spx in a comparator part 31 in which a PMOS differential amplifier circuit 34 is used to be converted into data being a VDD (power source voltage) level and the data are latched in the non-selection period of the sampling pulse spx in a first data latching part (1) 32 and, moreover, the latched data are made so as to be held for a 1 H (horizontal period) line in a second data latching part (2) 33.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-184440

(43)公開日 平成11年(1999) 7月9日

(61) Int. Cl. ^d

識別記号

FI

G09G 3/36

G09G 3/36

G02F 1/133 505

G02F 1/133

505

審査請求 未請求 請求項の数6 OL (全9頁)

(21)出顧番号

特願平9-356577

(22)出願日

平成9年(1997)12月25日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川 8 丁目 7 番35号

(72) 発明者 前川 敏一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 國則

(54) 【発明の名称】 液晶表示装置の駆動回路

(57) 【契約】

【課題】 VDD>13V等で使用する場合には消費電力が大きく、かつ入力するタイミング系にも高電圧が必要であるため、2.7V系の入力電圧を13V系に昇圧する必要がある。

【解決手段】 液晶駆動回路のデータラッチ回路において、PMOS差動増幅回路34を用いたコンパレータ部31でサンプリングパルスspxのサンプリング期間に、ディジタル入力データdataを比較基準電圧refと比較することによってVDDレベルのデータに変換し、そのデータをサンプリングパルスspxの非サンプリング期間に第1のデータラッチ部(1)32でラッチし、さらにそのラッチデータを第2のデータラッチ部(2)33で1Hラインホールドするようにする。



【特許請求の範囲】

【餅水項1】 水平走査に基づいて生成されるサンプリ ングパルスに応答してディジタル入力データをラッチす るデータラッチ回路を有する液晶表示裝置の駆動回路に おいて、

前記データラッチ回路は、

前記ディジタル入力データを被比較入力とし、所定の比 較基準電圧を比較入力とするPMOS差動回路を有し、 前記サンプリングパルスのサンプリング期間に比較動作 を行うコンパレータ部と、

前記サンプリングパルスの非サンプリング期間に前記コ ンパレータ部の出力をラッチする第1のデータラッチ部 と、

1水平期間内にある出力イネーブルパルスに応答して前 記第1のデータラッチ部の出力データをラッチする第2 のデータラッチ部とを備えていることを特徴とする液晶 表示装置の駆動回路。

【請求項2】 前記コンパレータ部は、前記PMOS差 動回路の能動負荷となるNMOSカレントミラー回路 と、前記PMOS差勁回路のソース側に設けられて前記 20 サンプリングパルスのサンプリング期間に動作状態とな る電流源とを有することを特徴とする請求項1記載の液 晶表示装置の駆動回路。

【請求項3】 前記第1のデータラッチ部は、前記コン パレータ部の出力端に入力端が接続された第1のインパ ータと、前配第1のインバータの出力端に入力端が接続 された第2のインバータと、前記第1のインバータの入 力端と前記第2のインパータの出力端の間に接続され、 前記サンプリングパルスの非サンプリング期間にオン状 態となるスイッチ素子とを有することを特徴とする請求 30 項1記載の液晶表示装置の駆動回路。

【請求項4】 前記第2のデータラッチ部は、前記出力 イネーブルパルスに応答して前記第1のデータラッチ部 の出力データを転送する転送スイッチと、前記転送スイ ッチの出力端に入力端が接続された第1のインバータ と、前記第1のインパータの出力端に入力端が、前記第 1のインバータの入力端に出力端がそれぞれ接続された 第2のインバータとを有することを特徴とする請求項1 記載の液晶表示装置の駆動回路。

のインパータは、前記第1のデータラッチ部の第1,第 2のインパータよりも相互コンダクタンスが小さく設定 されていることを特徴とする請求項4記載の液晶表示装 置の駆動回路。

【請求項6】 前記所定の比較基準電圧は、前記ディジ タル入力データの低レベル側電圧と高レベル側電圧の間 に設定されていることを特徴とする請求項1配載の液晶 表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置(以 下、LCD(Liquid Crystal Display)と称す)の駆動回 路に関し、特に水平走査に基づいて生成されるサンプリ ングパルスに応答してディジタル入力データをラッチす るデータラッチ回路を有するマトリクス型LCDの駆動 回路に関する。

[0002]

【従来の技術】駆動回路系がポリシリコンTFT(Thin Film Transistor:薄膜トランジスタ) で画素(液晶)系 10 と一体的に形成されるいわゆる駆動回路一体型LCDを 作る場合、ポリシリコンTFTの簡特性が結晶シリコン よりも劣るため、どうしても高い電源電圧やクロックパ ルス電圧が必要となっているのが現状である。代表的に は、電源電圧VDDがVDD>13Vである。

[0003]

【発明が解決しようとする課題】現在、低消費鑑力のモ バイルコンピュータの開発、商品化が活発であるが、こ の用途での必要条件は低消費電力化である。しかし、先 述したように、VDD>13V等で使用する場合には消 **貴電力が大きく、かつ入力するタイミング系にも高徳圧** が必要であるため、LCDパネル外部若しくは内部でT TLレベル若しくは2. 7V系の入力電圧を13V系に 昇圧する必要がある。 したがって、 昇圧回路を用いるこ とに伴って、システム構成面でも回路規模・消費電力が 増大するばかりでなく、不要輻射も問題となる。

【0004】一方、液晶駆動法で一般に知られているコ モン反転駆動法を用いると、駆動回路系は5 V 程度のダ イナミックレンジで済むことになる。ここに、コモン反 転駆動法とは、入力信号と逆相に対向電極を振ることに よって実効的な外部からの入力ビデオ信号を約1/2に 低減できる駆動法を言う。モバイルLCDの低消費電力 化のためには、このコモン反転駆動法が有力なのである が、駆動回路系がデバイス実力の観点から低消費電力し CDへの展開にとっては大きな阻害要因となっている。 【0005】本発明は、上配課題に鑑みてなされたもの であり、その目的とするところは、液晶表示装置の低消 費電力化に寄与し得る駆動回路を提供することにある。 [0006]

【課題を解決するための手段】本発明による液晶表示装 【請求項5】 前記第2のデータラッチ部の第1, 第2 40 置の駆動回路は、水平走査に基づいて生成されるサンプ リングパルスに応答してディジタル入力データをラッチ するデータラッチ回路を有し、このデータラッチ回路 が、ディジタル入力データを被比較入力とし、所定の比 較基準電圧を比較入力とするPMOS差動回路を有し、 サンプリングパルスのサンプリング期間に比較動作を行 うコンパレータ部と、サンプリングパルスの非サンプリ ング期間にコンパレータ部の出力をラッチする第1のデ ータラッチ部と、1水平期間内にある出力イネーブルパ ルスに応答して第1のデータラッチ部の出力データをラ 60 ッチする第2のデータラッチ部とを備えている。

3

【0007】上記碑成の液晶表示装置の駆動回路において、コンパレータ部は、PMOS整動回路を用いてディジタル入力データを比較基準電圧と比較することで、例えば2.7V系のディジタル入力データを電源電圧レベルのデータに変換する。このデータは、サンプリングパルスの非サンプリング期間に第1のデータラッチ部にラッチされる。そして、第2のラッチデータ部は、第1のデータラッチ部でラッチされたデータを1H(1水平期間)ラインホールドする。

[0008]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明が適用されるアクティブマトリクス型LCDの一般的な構成例を示す概略構成図である。

【0009】図1において、複数行分のゲートバスライン11の各々と複数列分の信号ライン(ソースライン)12の各々の交差部には、複数個の画素13が行列状に2次元配置されている。これら画素13の各々は、ゲートバスライン11にゲート電極が、信号ライン12にソース電極がそれぞれ接続されたTFT(薄膜トランジス20月)14と、このTFT14のドレイン電極に画素電極が接続された液晶セル16と、当該ドレイン電極に一方の電極が接続された補助容量16とから構成されている。補助容量16の他方の電極にはコモン電圧Vcomが印加される。

【0010】複数個の面素13の各々は、列単位で選択して駆動するためのソースドライバ(水平駆動回路)17および行単位で選択して駆動するためのスキャンドライバ(垂直駆動回路)18によって駆動される。このソースドライバ7およびスキャンドライバ18は、水平方30向および垂直方向に順次走査するための走査回路を内蔵しており、この走査回路としてシフトレジスタが用いられる。

【0011】図2は、ディジタルインターフェース型のソースドライバの一例を示す構成図である。このディジタルインターフェース型ソースドライバは、アドレスパルスであるデータラッチパルスを順次出力する水平シフトレジスタ21と、入力されるディジタルデータを水平シフトレジスタ21から順次出力されるデータラッチパルスに同期してラッチするデータラッチ回路22と、こ 40のデータラッチ回路22にラッチされたデータをデコードし、信号ライン12に出力するデコーダ回路23とから構成されている。

【0012】上述したことから明らかなように、ディジタルインターフェース型のソースドライバの場合には、入力されるディジタルデータを1ライン分ラッチし、この1ライン分のデータを一斉に出力ためのデータラッチ回路22を必要とする。本発明に係るデータラッチ回路は、このデータラッチ回路22として用いて好適なものである。

【0013】図4は、本発明の第1実施形態を示す回路 図である。本実施形態においては、主として、電源電圧 は5V系、入力データは2.7V系を対象としたディジ タルインターフェース回路内職のしCDの主要構成要素 であるデータラッチ回路を想定している。

【0014】この第1実施形態に係るデータラッチ回路

は、入力データdataをある比較基準健圧refと比較するコンパレータ部31と、このコンパレータ部31の出力データをラッチするデータラッチ部(1)32 0出力データをラッチ部(1)32の出力データを1ラインホールドするデータラッチ部(2)33の3プロックからなっている。以下、各プロックごとに、その具体的な回路構成の一例について説明する。

【0015】先ず、コンパレータ部31は、各ソースが 共通に接続されて差動動作をなす差動対PMOSトラン ジスタQp11, Qp12と、これら差助対PMOSトランジスタQp11, Qp12のソース共通接続点と正 電源VDDの間に接続された電流源であるPMOSトランジスタQp13とからなるPMOS 差動増幅回路34 を有している。この差動増幅回路34において、PMO SトランジスタQp11は入力データdataを、PM OSトランジスタQp12は比較基準電圧refをそれ ぞれゲート入力とする。

【0016】ここで、比較基準電圧 refは、2.7V 系のディジタル入力データdataを識別するために、 0V-2.7V間の例えば中間レベルに設定される。この比較基準電圧 refは固定であっても異く、また外部 からディジタル入力データのレベルに応じて調整可能としても良い。PMOSトランジスタQp13は、図2の 水平シフトレジスタ21から供給されるデータサンプリングパルス(データラッチパルス) spxをゲート入力 とする。この差動増幅回路34は、NMOSカレントミラー回路35を能動負荷としている。

【0017】すなわち、PMOSトランジスタQp11のドレインと負電源VSSの間に、ゲートとドレインが共通に接続されたダイオード接続のNMOSトランジスタQn11が接続され、PMOSトランジスタQp12のドレインと負電源VSSの間に、NMOSトランジスタQn11とゲートが共通に接続されたNMOSトランジスタQn12が接続され、これらPMOSトランジスタQp11、Qp12によってNMOSカレントミラー回路35が構成されている。

【0018】データラッチ部(1)32は、正電源VD Dと角電源VSSの間に接続されたPMOSトランジス タQp21およびNMOSトランジスタQn21からな るCMOSインバータ36と、同様に正電源VDDと角 電源VSSの間に接続されたPMOSトランジスタQp 22およびNMOSトランジスタQn22からなるCM OSインバータ37と、スイッチ素子であるNMOSト ランジスタQn13とを有する構成となっている。

5

【0019】このデータラッチ部(1)32において、 CMOSインパータ36の入力端であるPMOSトラン ジスタQp21およびNMOSトランジスタQn21の ゲート共通接続点が、CMOSインパータ37の出力端 であるPMOSトランジスタQp22およびNMOSト ランジスタQn22のドレイン共通接続点に、NMOS トランジスタQn23を介して接続されている。そし て、NMOSトランジスタQn23のゲートには、図2 の水平シフトレジスタ21から供給されるデータラッチ パルスspxが与えられる。

【0020】また、CMOSインパータ37の入力端で あるPMOSトランジスタQp22およびNMOSトラ ンジスタQn22のゲート共通接続点が、CMOSイン バータ36の出力端であるPMOSトランジスタQp2 1 およびNMOSトランジスタQn21のドレイン共通 接続点に接続されている。すなわち、このデータラッチ 部(1)32は、CMOSインパータ36,37がNM OSトランジスタQn23を介してループ状に接続され た樽成となっている。

【0021】データラッチ部(2) 93は、正電源VD 20 Dと負電源VSSの間に接続されたPMOSトランジス タQp31およびNMOSトランジスタQn31からな るCMOSインバータ38と、同様に正電源VDDと負 電源VSSの間に接続されたPMOSトランジスタQp 32およびNMOSトランジスタQn32からなるCM OSインパータ39と、データラッチ部(1)32の互 いに逆相のラッチデータを取り込むPMOSトランジス タQp33、Qp34とを有する構成となっている。

【0022】このデータラッチ部(2)33において、 CMOSインバータ38の入力端であるPMOSトラン 30 ジスタQp31およびNMOSトランジスタQn31の ゲート共通接続点が、CMOSインパータ39の出力端 であるPMOSトランジスタQp32およびNMOSト ランジスタQn32のドレイン共通接続点に接続され、 またCMOSインバータ39の入力端であるPMOSト ランジスタQp32およびNMOSトランジスタQn3 2のゲート共通接続点が、CMOSインバータ38の出 力端であるPMOSトランジスタQp31およびNMO SトランジスタQn31のドレイン共通接続点に接続さ れている。

【0023】すなわち、データラッチ部(2)33は、 CMOSインパータ38、39がループ状に接続された 構成となっており、CMOSインパータ38,39の相 互コンダクタンスgmが、データラッチ部 (1) 32の CMOSインパータ36, 37の相互コンダクタンスg mよりも小さく設定されている。これにより、データラ ッチ部(2)33のデータを、データラッチ部(1)3 2のデータにより確実に書き換えることができる。

【0024】また、PMOSトランジスタQp33,Q

ルス)oexが印加される。そして、CMOSインバー タ38の入力端とCMOSインバータ39の出力端の共 通接統点から、最終的なラッチデータ outが1ライン ごとに出力されるようになっている。

【0025】次に、上配構成の第1実施形態に係るデー タラッチ回路の回路動作について、図4のタイミングチ ャートを用いて説明する。同図において、spxはアク ティブLowのデータサンプリングパルス、dataは 2. 7 V系のディジタル入力データ、refは入力デー タdataに対する比較基準電圧、oexは1H内のパ ルスであって、1 H期間のデータラッチ部 (2) 33へ の転送パルス(出力イネーブルパルス)、latch1 outはデータラッチ部 (1) 32の出力、latc h 2 outはデータラッチ部 (2) 33の出力であ る。

【0028】入力データdataは、データサンプリン グパルス s p x が低レベル (以下、"L" レベルと称 す)の期間に、コンパレータ部31において比較基準電 圧refに対して高いか低いかの比較が行われる。そし て、データサンプリングパルスspxが"L"レベルの 期間は、データラッチ部(1) 3 2 は、NMOSトラン ジスタQn23がオフ状態となり、CMOSインパータ 36,37が縦続接続されるため、2段のインバータに よるバッファの機能を持つ。

【0027】一方、データサンプリングパルスspxが 商レベル(以下、"H"レベルと称す)の期間は、デー タラッチ部(1) 3 2は、NMOSトランジスタQn 2 3がオン状態となるため、CMOSインパータ36,3 7がループ状に接続された構成となり、コンパレータ部 31の出力をラッチする。そして、転送パルスoexが "H"レベルから"L"レベルに遷移すると、データラ ッチ部(2)33において、PMOSトランジスタQp 33, Qp34がオン状態となるため、データラッチ部 (1) 32のラッチ出力latchl outを取り込 んで1Hラインホールドする。

【0028】図5に、シミュレーション結果を示す。こ のシミュレーション結果から明らかなように、2.7V 系のディジタル入力データdataは、PMOS整動増 幅回路34を有するコンパレータ部31で比較基準電圧 40 refと比較されることにより、5V系のデータに変換 されてデータラッチ部 (1) 32 およびデータラッチ部 (2) 93でラッチされ、出力outとして導出される ことになる。

【0029】これにより、コモン反転駆動法との組み合 わせによって低電源電圧 (例えば、5 V系)、低電圧入 力信号(例えば、2.7 V系)でデータラッチ回路を構 成できるので、低消費電力化が可能になるとともに、外 部タイミングICとダイレクトインターフェースが可能 となり、システムが簡単になる。また、不要輻射を低減 p34の各ゲートには、出力イネーブルパルス(転送パ 50 でき、セット設計が容易になる。特に、本実施形態の場 7

合には、データラッチ部(1)32のスイッチ寮子としてNMOSトランジスタQn23を用いたことで、サンプリングパルスとしてデータサンプリングパルスspxを共用できる利点がある。

【0030】なお、転送パルス(出力イネーブルパルス)oexが2.7V系のような電源電圧(本例では、5V)に対してかなり低い場合は、本実施形態のように、データラッチ部(2)33の入力段の2つの転送スイッチとしてPMOSを用いることになるが、転送パルスoexが電源電圧に近い場合には、NMOSでも、P 10 MOSでも、CMOSでも可能である。

【0031】図6に、データラッチ部(2)33の入力段の2つの転送スイッチとしてNMOSを用いた場合の変形例を示す。同図において、図3と同等部分には同一符号を付して示している。この変形例に係るデータラッチ回路では、データラッチ部(2)33において、2つの転送スイッチとしてNMOSトランジスタQn33、Qn34を用い、これらの各ゲートに転送パルスoexと逆極性の転送パルスoexと逆極性の転送パルスoeを印加する構成となっている。すなわち、転送スイッチとして、第1実施形態と逆20導電型のMOSトランジスタを用いたものであり、基本的な回路動作は、第1実施形態の場合と同じである。

【0032】図7は、本発明の第2実施形態を示す回路 図である。本実施形態においても、第1実施形態の場合 と同様に、主として、電源電圧は5V系、入力データは 2.7V系を対象としたディジタルインターフェース回 路内蔵のLCDの主要構成要素であるデータラッチ回路 を想定している。

【0033】この第2実施形態に係るデータラッチ回路 も、第1実施形態に係るデータラッチ回路と同様に、入 30 カデータdataをある比較基準電圧refと比較する コンパレータ部41と、このコンパレータ部41の出力 データをラッチするデータラッチ部(1)42と、この データラッチ部(1)42の出力データを1ラインホー ルドするデータラッチ部(2)43の3プロックからなっている。以下、各プロックごとに、その具体的な回路 構成の一例について説明する。

【0034】先ず、コンパレータ部41は、各ソースが 共通に接続されて差動動作をなす差動対PMOSトランジスタQp41、Qp42と、これら差動対PMOSト 40 ランジスタQp41、Qp42のソース共通接続点と正 電源VDDの間に接続された電流源であるPMOSトランジスタQp43とからなるPMOS差動増幅回路44 を有している。この差動増幅回路44において、PMO SトランジスタQp41は入力データdataを、PM OSトランジスタQp42は比較基準電圧refをそれ ぞれゲート入力とする。

【0035】ここで、比較基準包圧refは、2.7V 部(1)42は、CM系のディジタル入力データdataを設別するために、 OSトランジスタQnOV-2.7V間の例えば中間レベルに設定される。こ 50 た構成となっている。

の比較基準電圧 re f は、固定であっても良く、また外部からディジタル入力データのレベルに応じて調整可能としても良い。 PMOSトランジスタQp43は、図2の水平シフトレジスタ21から供給されるデータサンプリングパルス(データラッチパルス) spx1をゲート入力とする。この差動増幅回路44は、NMOSカレントミラー回路45を能動負荷としている。

【0036】すなわち、PMOSトランジスタQp41 のドレインと負電源VSSの間に、ゲートとドレインが 共通に接続されたダイオード接続のNMOSトランジス タQn41が接続され、PMOSトランジスタQp42 のドレインと負電源VSSの間に、NMOSトランジス タQn41とゲートが共通に接続されたNMOSトラン ジスタQn42が接続され、これらPMOSトランジス タQp41、Qp42によってNMOSカレントミラー 回路45が構成されている。

【0037】データラッチ部(1)42は、正電源VD Dと負電源VSSの間に接続されたPMOSトランジス タQp51およびNMOSトランジスタQn51からな るCMOSインパータ46と、間様に正電源VDDと負 電源VSSの間に接続されたPMOSトランジスタQp 52およびNMOSトランジスタQn52からなるCM OSインバータ47と、スイッチ素子であるNMOSト ランジスタQn53とを有する構成となっている。

【0038】このデータラッチ部(1)42において、CMOSインパータ46の入力端であるPMOSトランジスタQp51およびNMOSトランジスタQn51のゲート共通接続点が、CMOSインパータ47の出力端であるPMOSトランジスタQp52およびNMOSトランジスタQn52のドレイン共通接続点に、NMOSトランジスタQn53を介して接続されている。

【0039】そして、NMOSトランジスタQn53のゲートには、データラッチパルスspx1に基づいて生成されるデータラッチパルスspx2が与えられる。このデータラッチパルスspx2は、図8のタイミングチャートに示すように、"L"レベルのパルス間隔がデータラッチパルスspx1のご称タイミングが、データラッチパルスspx1の遷移タイミングよりも遅い波形となるように、データラッチパルスspx1を基準に生成される。

【0040】また、CMOSインバータ47の入力端であるPMOSトランジスタQp52およびNMOSトランジスタQp52およびNMOSインバータ46の出力端であるPMOSトランジスタQp51およびNMOSトランジスタQp51およびNMOSトランジスタQp51のドレイン共通接続点に接続されている。すなわち、このデータラッチ部(1)42は、CMOSインバータ46、47がNMOSトランジスタQp53を介してループ状に接続された構成となっている。

/-=

【0041】 データラッチ部 (2) 43は、正電源VD Dと負電源VSSの間に接続されたPMOSトランジス タQp61およびNMOSトランジスタQn61からな るCMOSインパータ48と、同様に正電源VDDと負 電源VSSの間に接続されたPMOSトランジスタQp 62およびNMOSトランジスタQn62からなるCM OSインパータ49と、データラッチ部(1)42の互 いに逆相のラッチデータを取り込むPMOSトランジス タQp63、Qp64とを有する構成となっている。

【0042】このデータラッチ部(2)43において、10 CMOSインパータ 4 8 の入力端である PMOSトラン · ジスタQp61およびNMOSトランジスタQn61の ゲート共通接続点が、CMOSインパータ49の出力端 であるPMOSトランジスタQp62およびNMOSト ランジスタQπ62のドレイン共通接続点に接続され、 またCMOSインバータ49の入力端であるPMOSト ランジスタQp62およびNMOSトランジスタQn6 2のゲート共通接統点が、CMOSインパータ48の出 力端であるPMOSトランジスタQp61およびNMO SトランジスタQn61のドレイン共通接統点に接続さ 20 れている。

【0043】すなわち、データラッチ部(2)43は、 CMOSインパータ68,69がループ状に接続された 構成となっており、CMOSインパータ68,69の相 **互コンダクタンスgmが、データラッチ部(1)42の** CMOSインバータ66,67の相互コンダクタンスB mよりも小さく設定されている。これにより、データラ ッチ部(2)43のデータを、データラッチ部(1)4 2のデータにより確実に審き換えることができる。

【0044】また、PMOSトランジスタQp63, Q 30 p 6 4 の各ゲートには、出力イネーブルパルス(転送パ ルス)oexが印加される。そして、CMOSインバー タ48の入力端とCMOSインバータ49の出力端の共 通接統点から、最終的なラッチデータ o u t が 1 ライン ごとに出力されるようになっている。

【0045】上配構成の第2実施形態に係るデータラッ チ回路においては、データラッチ部 (1) 42のNMO SトランジスタQn53に、データラッチパルス spx 1と異なるデータラッチパルス s p x 2を印加するよう にした点でのみ、第1実施形態に係るデータラッチ回路 40 と相違しており、したがって基本的な回路動作は第1実 施形態の場合と同じである。

【0046】この第2寒施形態によれば、第1寒施形態 での効果に加え、サンプリングパルスデータ(ラッチバ ルスspx1)とラッチパルス(ラッチパルスspx 2)を2系統に分け、ラッチパルスspx2の"L"レ ベルから"H"レベルへの遷移タイミングを、データラ ッチパルスspx1の遷移タイミングよりも遅く設定す るようにしたことで、ラッチのタイミングを延ばすこと ができるため、データラッチのマージンを拡大できるこ 50 【図7】本発明の第2実施形態を示す回路図である。

とになる。

【0047】図9は、第2実施形態の変形例を示す回路 図であり、図中、図7と同等部分には同一符号を付して 示している。この変形例に係るデータラッチ回路では、 データラッチ部(2)42において、CMOSインパー タ46の入力端とCMOSインパータ47の出力端との 間に介在するスイッチ寮子としてPMOSトランジスタ Qp53を用い、そのゲートにデータラッチパルスsp × 2 と逆極性のデータラッチパルス s p 2 を印加する檘 成となっている。なお、CMOSを用いることも可能で、 ある。

10

【0048】また、図示するのは省略するが、第1実施 形態の変形例の場合と同様に、データラッチ部 (2) 4 3において、その入力段の2つのPMOSトランジスタ Qp63, Qp64に代えてNMOSトランジスタを用 い、これらの各ゲートに転送パルスoexと逆極性の転 送パルスoeを印加するように榕成することも可能であ る。いずれの変形例の場合にも、基本的な回路動作は、 第2実施形態の場合と同じである。

【0049】なお、上記各実施形態では、駆動回路系を ポリシリコンTFTで画素系と一体的に形成する駆動回 路一体型LCDに適用するとしたが、別体型LCDにも 同様に適用可能である。また、構成するトランジスタ は、ポリシリコン、結晶シリコンのいずれでも可能であ る。さらに、Bulkシリコンでも、絶縁層上のTFT でも構成は可能である。特にTFTでは、基板パイアス 効果により | Vth | の上昇がないため、低電圧駆動に は好適と言える。

[0050]

【発明の効果】以上説明したように、本発明によれば、 PMOS差動回路を用いてディジタル入力データを比較 基準電圧と比較することによって電源電圧レベルのデー タに変換し、そのデータをサンプリングパルスの非サン プリング期間にラッチし、さらにそのラッチデータを1 Hラインホールドするようにしたことにより、低電源電 圧 (例えば、5 V系)、低電圧データ信号 (例えば、 2. 7 V系)でデータラッチ回路を構成できるので、液 晶表示裝置の低消費電力化が図れる。

【図面の簡単な説明】

【図1】本発明が適用されるアクティブマトリクス型し CDの一般的な構成例を示す概略構成図である。

【図2】ディジタルインターフェース型のソースドライ パの一例を示す構成図である。

【図3】本発明の第1実施形態を示す回路図である。

【図4】図3の回路動作を説明するためのタイミングチ ャートである。

【図 5】 本実施形態に係るシミュレーション結果を示す 波形図である。

【図6】第1実施形態の変形例を示す回路図である。

11

【図8】第2実施形態に係るタイミングチャートであ る。


【図9】第2実施形態の変形例を示す回路図である。 【符号の説明】

11…ゲートバスライン、12…信号ライン (ソースラ イン)、13… 画素、14…TFT(薄膜トランジス タ)、15…液晶セル、17…ソースドライバ、18…


. (7) **特開平11-184440** 12

> スキャンドライバ、21…水平シフトレジスタ、22… データラッチ回路、23…デコーダ回路、31,41… コンパレータ部、32, 42…データラッチ部(1)、 33, 43…データラッチ部 (2)、34, 44…PM OS差動増幅回路、35, 45…NMOSカレントミラ 一回路、36~39, 48~49…CMOSインパータ


【図1】




【図2】




[図3]




[図5]








[図6]




【図7】




tatch2 out

" (9)

特開平11-184440





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.